jueves, 2 de septiembre de 2010

Contador de 3 digitos y display

Ruben :
hola buenas tardes... yo tengo una pregunta tengo que entregar un proyectito que consiste en un contador de 0 a 999 con multipl
exaje, sin embargo debo usar la menor cantidad de integrados posibles, y dado que no conosco mucha variedad de circuitos no tengo una idea clara de como realizarlo. ojala pudiera ayudarme. de antemano
gracias

Un contador multiplexeado básico se construye sobre el 4553.
El 4553 maneja tres dígitos en forma compartida en el tiempo.
Aunque se observen los tres desplegados de 7 segmentos activos, realmente solo se enciende uno a la vez.
Para eso se utilizan las salidas denominadas DS (Digit Select), las cuales son activas con estado bajo, lo que se indica con la raya sobre la denominación de las terminales. Por eso se emplean transistores PNP, los cuales se saturan cuando se aplica un "cero" en la base.
Las terminales LE y MR se describen a continuación:
LE (Latch Enable): Si se conecta a VDD mantiene fija la lectura en los desplegados (aunque el contador siga contando).
MR Master Reset: Si se conecta a VDD, restablece el contador, o sea que lo pone en ceros.
La presentación en el display se realiza mediante el 4511.
El 4511 es un decodificador de BCD a siete segmentos con salidas activas en estado alto y por eso controla display de cátodo común.
Sus terminales principales son:
LT (Lamp Test) enciende todos los segmentos cuando está en estado bajo.
BI (Blanking) apaga todos los segmentos cuando está en estado bajo o cuando se presenta una combinación prohibida en las entradas, es decir, que no sea BCD (Decimal Codificado en Binario). Por ejemplo de 1010 a 1111.
LE (pata 5) hace la misma función que la terminal correspondiente del 4553.
D C B A: Son las salidas del contador en BCD. Con la letra D se representa el dígito más significativo.
Las salidas nombradas de la a hasta la g representan a cada uno de los LEDs que forman parte del desplegado.

Detalle del decoder y display de cátodo común


Circuito final del contador

Para poderlo probar en el laboratorio se necesitan señales digitales ( cuadradas) de nivel necesario para ser interpretadas como unos y ceros, si se usaran pulsadores mecanicos para simular pulsos de entrada se tendrian lecturas falsas debido a que los switchs mecánicos dan muchos rebotes ante cada contacto , la entrada podria ser la salida de un temporizador 555 pero tambien se necesitarian pulsos digitales para el latch y reset, para esto es mejor usar pulsadores digitales construidos alrededor del 4093 quad-NAND Schmitt , aqui se muestra un generador de pulsos solo para el clock y el reset, debido a que el latch se usaria en un circuito real, cada pulsacion del switch de clock dá un pulso de entrada y va ascendiendo.

Se pone a cero dando un pulso de reset.

La lista de partes es la siguiente: